芯片封装简史

4.芯片被切割

5.芯片被翻转和定位，以便焊球面向电路

6.然后将焊球重新熔化

7．安装好的芯片用电绝缘胶进行底部填充

引线键合请注意倒装芯片与引线键合有何不同。上面介绍的DIP封装这就是引线键合，其中芯片使用导线键合到另一种金属上，然后焊接到PCB上。引线键合不是一种特定的技术，而是一套较旧的技术，涵盖了许多不同类型的封装。引线键合是倒装芯片的前身。

先进封装（年代至今）

我们一直在缓慢地进入"先进封装"半导体时代，我现在想谈谈一些更高级的概念。实际上，有各种层次的"封装"适合这个思维过程。我们之前讲过的大多数封装，都集中在芯片封装到PCB上，但先进封装的开始其实是从手机开始的。

手机在很多方面都是先进封装诸多方面的巨大前奏。这是有道理的！对于手机需要在尽可能小的空间内集成大量的芯片，比笔记本电脑或台式电脑密度大得多。所有东西都必须被动冷却，当然也要尽可能薄。这将封装推向了新的极限。我们讨论的许多概念都是从智能手机封装开始的，现在已经将自己推向了半导体行业的其他部分。

芯片级封装（CSP）

芯片级封装实际上比听起来要宽一些，最初意味着芯片大小的封装。技术定义是封装尺寸不超过芯片本身的1.2倍，并且必须是单芯片且可连接的。实际上，我已经向您介绍了CSP的概念，那就是通过倒装芯片。但CSP确实通过智能手机提升到了一个新的水平。

这张照片中的所有东西都是芯片芯片的1.2倍大小，并且专注于节省尽可能多的空间。CSP时代有很多不同的风格，包括倒装芯片、右基板和其他技术，都属于这一类。

晶圆级封装(WLP)

但还有一个更小的级别--这就是"终极"芯片规模的封装尺寸，或在晶圆级封装。这几乎就是把封装放在实际的硅片本身。封装的就是硅片。它更薄，具有最高水平的I/O，而且显然会非常热，很难制造。先进的封装革命目前是在CSP的规模上，但未来将集中在晶圆上。

这是一个有趣的演变，封装被实际的硅本身所包含。芯片是封装，反之亦然。与仅仅将一些球焊接到芯片上相比，这真的很昂贵，那么我们为什么要这样做呢？为什么现在对先进封装如此痴迷？

先进封装：未来

这是我长期以来一直在描述的趋势的一个顶峰。异构计算不仅是专业化要做的事，而且是我们如何将所有这些专业化的碎片放在一起的事。先进的封装是使这一切发挥作用的关键推动因素。

让我们来看看苹果M1-一种经典的异构计算配置，特别是其统一的内存结构。对我来说，M1的诞生不是一个"哗众取宠"的时刻，而是异构计算即将爆发的一个奇特时刻。

M1正在敲响未来的样子，许多人很快就会效仿苹果的做法。请注意，实际的SOC（片上系统）不是异构的--但是将内存靠近SOC的定制封装是异构的。

M1采用2.5D封装将内存直接封装到处理旁边，不需要PCB连线，

另一个非常好的高级封装的好例子是Nvidia的新款A。再次注意到PCB上没有电线。

HBM2不像传统的GDDR5GPU板设计那样需要围绕GPU的大量离散内存芯片，而是包括一个或多个多个内存芯片的垂直堆栈。存储芯片使用微小的导线进行连接，这些导线由硅通孔和微凸起形成。一个8GbHBM2芯片包含5，多个硅通孔。然后使用无源硅中介层连接内存堆栈和GPU芯片。HBM2堆栈、GPU芯片和硅中介层的组合封装在单个55mmx55mmBGA封装中。有关GP和两个HBM2堆栈的图示，请参见图9;有关具有GPU和内存的实际P的显微照片，请参见图10。

这里的结论是，世界上最好的芯片都是用一种方式制造出来的，而且这种革命不会停止。接下来介绍高级封装的两个主要类别，2.5D和3D封装。

2.5D封装

2.5D有点像我们上面提到的倒装芯片的turbo版，但不是将单个裸片堆叠到PCB上，而是将裸片堆叠在单个中介层的顶部。我想这张图很好地说明了这一点。

2.5D就像有一个地下室的门进入你邻居的房子，物理上是一个凸点或TSV（通过硅通孔）进入你下面的硅插板，这就把你和你的邻居连接起来。这并不比你实际的片上通信快，但由于你的净输出是由总的封装性能决定的，降低的距离和增加的两个硅片之间的互连超过了没有在一个单一的SOC上的所有缺点。

这样做的好处是你可以使用设计好的“小芯片”来快速拼凑更大更复杂的封装。如果能在一块硅片上完成就更好了，但这种工艺使制造变得更容易，特别是在较小的尺寸上。

“小芯片”和2.5D封装可能会使用很长时间，它比3D封装更容易制造，也便宜得多。此外，它可以很好地扩展，并且可以与新的小芯片一起重复使用，从而通过更换小芯片来制造相同封装格式的新芯片。AMD的新的Zen3改进就是这样的，其中封装相似，但一些小芯片得到了升级。

3D封装

3D封装是一个“圣杯”圣杯，是封装的终极终结。可以这样比喻，现在，与其在地面上拥有所有1层楼高并由地下室连接的独立小房子，不如拥有一座巨大的摩天大楼，该摩天大楼是用适合功能所需的任何工艺定制的。这是3D封装-现在所有的封装都是在硅片本身上完成的。它是驱动更大、更复杂结构的最快、最节能的方法，这些结构是为任务而构建的，并将显著延长摩尔定律。未来我们可能无法获得更多的芯片尺寸收缩，但现在有了3D封装，我们仍然可以在未来改进我们的芯片，类似于以前的摩尔定律。

而有趣的是，我们有一个整个半导体市场走向3D的明显例子--内存。存储器向3D结构的推进是对未来发展的一个很好的说明。NAND不得不采用3D结构的部分原因是它们在较小的几何尺寸上难以扩展。想象一下，内存是一座大型的3D摩天大楼，每一层都由一个电梯连接起来。这些被称为"TSV"或通硅孔。

这就是未来的样子，我们甚至有可能将GPU/CPU芯片堆叠在彼此上或在CPU上堆叠内存。这是最后的边疆，而现在我们正在迅速接近的边疆。在接下来的5年里，你可能会开始看到3D封装一遍又一遍地出现。

2.5D/3D封装解决方案快速概述

我认为，与其进一步了解3D和2.5D封装，不如直接介绍一些正在使用的、你可能已经听说过的工艺。我想在这里重点谈谈晶圆厂所做的工艺，这些工艺是推动了3D/2.5D集成发展的。

台积电的CoWoS

这似乎是2.5D集成工艺的主力，由Xilinx率先推出。

该过程主要集中在将所有逻辑芯片放入硅中介层上，然后放到封装基板上。一切都通过微凸起或球连接。这是一个经典的2.5D结构。

台积电SOIC

这个台积电的3D封装平台,是一个相对较新的技术。。

注意这个关于凸点密度和接合间距的惊人图表，SoIC在尺寸上甚至没有接近Flipchip或2.5D，而是在密度和特征尺寸方面几乎是一个前端工艺。

这是对他们技术的一个很好的比较，但请注意，SoIC实际上有一个类似于3D堆叠的芯片堆叠，而不是中阶层2.5D集成。

三星XCube

近年来，三星已成为更重要的代工厂合作伙伴，当然，为了不被超越，三星拥有了新的3D封装方案。在下面查看他们的XCube的视频。

这里没有太多的信息，但我想强调的是，A是在三星工艺上制造的，所以这可能是为Nvidia最近的芯片提供动力的技术。此外，在这里所有的公司中，三星可能有最丰富的tsv经验。

英特尔Foveros

最后是英特尔的Foveros3D封装。我们可能会看到英特尔在未来7nm及以后的"混合CPU"工艺中实现更多。他们在架构日已经非常明确地表示，这是他们前进的重点。

有趣的是，在3D封装过程中，三星，台积电或英特尔之间并没有太大的区别。

原文：

转载请注明：http://www.180woai.com/qfhqj/2470.html