目前行业内主流的半导体集成电路有两类，一类是元素半导体，另一类是化合物半导体。硅和锗是比较主流的元素半导体，元素半导体是间接带隙半导体，有较低的电子迁移率和较低的电子漂移速度；其优点是高量产、低成本，集成度和复杂度高，同时有较强的数字信号处理能力；但元素半导体也有其相对的局限性，如使用元素半导体制成的产品在高频工作的状态下性能相对较差，功率、噪声控制、动态范围方面存在不足。
第二类则为化合物半导体，是直接或简介带隙半导体，它们具有较高的电子迁移率和电子漂移速度；在高频/超高速混合电路、光子电路中性能优秀，具有高击穿电压、高线性度；同时具有高功率、低噪声的优点；化合物半导体的集成度和规模较低，成本较高，实现复杂功能的能力有限。
两类半导体材料的特性就导致了单一半导体工艺集成电路具有一定的局限性，以毫米波收发前端系统为例，不同的器件对技术的要求不同。例如，功率放大器需要大功率高效率，开关需要低插损，耐功率，满足这种要求的材料则是GaAs/GaN/InP；而多通道收发机则要求高级程度、低成本，这就需要CMOS/SiGe。
在这种需要之下，异质集成技术的概念出现了。
异质集成技术出现
回溯半导体产业的前沿技术的发现，大多是先在军事领域发展，再应用于民用领域。半导体异质集成电路技术也是如此，美国国防部高级研究计划局（DARPA）在20世纪90年代末提出了这一概念——根据应用需要，将不同的化合物半导体高性能器件或芯片、硅基低成本高集成度器件或芯片与无源元件或天线，通过小芯片微米级组装、单片异质外延生长、外延层转移、异质键合等方式，实现异质芯片或晶体管的互连。
异质集成电路示例
异质集成技术主要应用于微系统，前文曾提到过不同的半导体材料的优缺点，硅的击穿电压低，但集成度更高；III-IV族化合物Johnson品质因数高，同时击穿电压很高，但集成度较低。通过异质集成技术，将两者集成可以改善器件的集成度、击穿电压和频率特性。
异质集成技术的应用
应用异质集成技术，单片3DSoC已经达到了新阶段。美国MIT已经成功地把CNTFET、硅基晶体管和RRAM通过3D异质集成工艺整合到同了一个硅晶圆上。这种工艺直接在芯片同一基板上的前一电路层上制作下一个电路层，各层之间采用层间通孔互联。这种技术让尺寸更小、性能更强的3DIC成为可能。
单片3DIC多层结构示意图
而Intel公司正在推动硅光子的技术。硅光子技术通过将光学器件与电子元件整合，把激光用作信息传导的介质，从而提升芯片间的连接速度。硅光子技术主要用于解决通信领域中数据在光子收发器和先进集成电路之间传输时出现的瓶颈。
互连成为系统延迟和功耗的主要原因，来源TomaszGrzela
在微缩技术的加成下，芯片之间的光互连从系统级向芯片封装内部甚至芯片本身内部扩展。Intel的光子产品在年开始批量出货，Intel在nm硅晶圆上集成了InP光源，把硅器件用于调制等其它功能，而避免使用发光效率低的硅激光器。硅光子技术将微型环调制器缩小了倍，减少了近百个类似元件。
台积电提出的SoIC是将多个chiplet以3D堆叠集成，采用3DFabric进行封装互联，使芯片之间的IO间距缩减至1μm；目前台积电已经可以实现12层堆叠的SoIC。如果台积电大力推进的SoIC成为下一代芯片系统的主流技术，台积电在半导体行业的地位将会更加强势。
国内异质集成电路现状
目前，上海交通大学、西安电子科技大学、东南大学、中电集团13所、55所，中科院微电子所、上海微系统所都在异质集成电路的设计和工艺方面进行着研究。中电55所通过外延转移、晶圆键合的技术，中电13所通过小芯片组装，晶圆三维堆叠技术都实现了实现GaAspHEMT、InPHBT、GaNHEMT与SiCMOS的集成。
西安紫光国芯半导体有限公司则成功研发出SeDRAM（StackedEmbeddedDRAM，集成嵌入式DRAM）技术，采用纳米级互连技术将DRAM存储晶圆与逻辑晶圆进行Cu-Cu直接互连集成，开发了基于SeDRAM的3D4GLPDDR4芯片。
SoC晶圆与芯片结构
紫光国芯开发的多核SoC共有9个网络节点，个计算核，通过片上网络结构，每个核都可以独立访问Mb的DRAM阵列。采用异质集成技术的多核SoC在SeDRAM平台的带宽和功耗方面都有一定优势，测试表明多核SoC的带宽较主流HBM2E提升了近2倍；同时，相对于使用GDDR6的SoC系统，多核SoC单位功耗的带宽提高了13倍。
SoC芯片性能
异质集成技术能够实现强大的复杂功能，具备优异的综合性能；同时，该技术具有灵活性大、可靠性高、研发周期短、成本低等特点；更重要的是异质集成技术可以不受EUV光刻机的限制，是我国摆脱芯片“卡脖子”困境的关键技术。
异质集成技术的挑战
作为后摩尔时代集成电路发展的新方向，异质集成技术目前仍面对着一系列的挑战。
首先，异质集成电路面临跨尺度电、热、应力多物理耦合与演变规律的挑战。电、热、应力在时间和空间上分别跨越了7和9个尺度量级，只有认识跨尺度多物理耦合机理，才能建立电路分析设计、工艺制作、测试验证的基础。
其次，异质集成电路需要多性能多功能协同，异质电路的设计有两个核心要求：电磁-热-应力多物理协同设计与有源/无源电路/天线及数字/模拟电路的多功能协同设计；然而电、热、应力三者的特性常常是互相矛盾的，对此，需要建立智能化、自动化的协同设计方法学。
此外，异质界面生成与工艺量化调控机理也是需要解决的关键科技问题，由于晶格、膨胀系数的差异，需要认识扩散、成核、粘合机理，建立异质界面动力学，通过界面调控融合，保证异质集合的可靠性。
最后，由于异质集成是多种材料三维高密度集成，各单元之间间距只有几微米，可访问性差；需要测试的物理量多且互相干扰；在高频高速的工作状态下，产生的高频寄生效应导致异质集成电路的可测性略差。因此，未来还需要得出可测试的充分必要条件。
结语
5G、6G、航天导航、物联网等关键领域都需要毫米波技术，包含数字电路、模拟电路、射频微波电路的毫米波系统对于异质集成的需求更加迫切。发展好后摩尔时代，通往小型化、集成化和智能化的关键技术，将会成为我国集成电路超车发展的新机遇。